
Bittware 520NX | Berechnungs-Beschleunigung anspruchsvoller KI | Stratix 10 NX2100 | Integriertes 8GB HBM2 | 600 Gbit/s
Die Bittware 520NX PCIe FPGA Beschleunigrungskarte verfügt über 8 GB HBM2 und einen Stratix 10 NX2100 FPGA, der für künstliche Intelligenz mit hoher Bandbreite und geringer Latenz KI-optimiert ist.
Dieser revolutionäre FPGA-Beschleuniger bietet eine einzigartige Kombination von Funktionen, die zur Implementierung geringer Latenz und größerer KI-Modelle erforderlich sind:
- Hochleistungs-KI-Tensorblöcke: 143 INT8 TOPS
- Tiefer Near-Compute-Speicher: bis zu 8 GB HBM2
- High-Bandwidth Networking: bis zu 600 Gbit/s Board-to-Board-Bandbreite
Merkmale
- Intel Stratix 10 NX2100
- 8 GB 3D-gestapeltes HBM2
- KI-Tensorblöcke
- Der 520NX ist eine Variante des 520N-MX mit einem Stratix 10 NX FPGA anstelle von MX.
Dieses Board kann vom Hersteller angepasst werden.
Spezifikationen
- FPGA: Intel Stratix 10 NX2100 in einem F2597-Format
- 8 GByte On-Chip High Bandwidth Memory (HBM2) DRAM, 410 GB/s (Geschwindigkeitsgrad 2)
- Kerngeschwindigkeitsklasse -2: E/A-Geschwindigkeitsklasse -2
- On-Board-Flash
- 2Gbit Flash-Speicher zum Booten von FPGA
- Externer Speicher
- 2x 288-Pin-DIMM-Steckplätze, die standardmäßig mit 16 GB-Modulen bestückt sind, d. h. 32 GB gesamt an Bord (Optionen bis zu 256 GB gesamt)
- Kontaktieren Sie uns für QDR-II+ & Intel Optane (3D-Xpoint) DIMM-Optionen
- Host-Schnittstelle
-
- x16 Gen3 Schnittstelle direkt an FPGA, verbunden mit PCIe Hard IP
- QSFP-Käfige
- 4 QSFP28-Käfige auf der Frontplatte, die über 16 Transceiver direkt mit dem FPGA verbunden sind
- Benutzerprogrammierbare Low-Jitter-Taktung mit Unterstützung von 10/25/40/100GbE
- Jeder QSFP28 kann unabhängig getaktet werden
- Jitter-Reiniger für Netzwerk-Recovery-Taktung
- 2 QSFP28 haben verfügbare 100-GbE-MAC-Hard-IP
- OCuLink
- 2x Edge Connectors (A, B) @ 12,5 G pro Lane (Standard); jeder unterstützt PCIe Gen 3 x8 Hard IP, GPIO und PCIe Master und optionale Eingangstaktung
- 2x innere Konnektoren (C, D) @ 25G pro Lane (optional); 1x 100GbE MAC-Hard-IP pro OCuLink
- Board-Management-Controller
- Spannungs-, Strom-, Temperaturüberwachung
- Power Sequencing und Reset
- Feld-Upgrades
- FPGA-Konfiguration und -Steuerung
- Clock-Konfiguration
- BMC-FPGA-Kommunikation mit geringer Bandbreite mit SPI-Link
- USB 2.0
- PLDM-Unterstützung
- Spannungsüberbrückungen
- Kühlung
- Standard: Aktiver Kühlkörper mit doppelter Breite (mit Lüfter)
- Optional: passiver Kühlkörper doppelter Breite
- Optional: doppelbreite Flüssigkeitskühlung
- Elektrisch
- On-Board-Strom aus 12-V-PCIe-Steckplatz und zwei AUX-Anschlüssen (ein 8-poliger, ein 6-poliger)
- Verlustleistung ist anwendungsabhängig
- Typischer maximaler Stromverbrauch 225 W
- Umwelt
- Betriebstemperatur: 5°C bis 35°C
- Qualität
-
- Hergestellt nach IPC-A-610-Klasse 2
- RoHS-konform
- CE-, FCC- und ICES-Zulassungen
- Formfaktor
- PCIe-Dual-Slot-Board in Standardhöhe
- 4,376 x 10,5 Zoll (111 x 266,7 mm)
- Entwicklungswerkzeuge
- FPGA-Entwicklung: BIST - Built-In Self-Test für CentOS 7 mit Quellcode (Pinout, Gateware, PCIe-Treiber & Host-Testanwendung)
- Anwendungsentwicklung: Unterstützte Designflows - Quartus Prime Pro (HDL, Verilog, VHDL usw.)
Produktdaten