EDT 3P Mezz – 10 Gb, 1 GbE, oder bis zu OC48 (STM16) Interface – Sky Blue Microsystems GmbH

EDT 3P Mezzanine-Board mit Xilinx Virtex 6 und 3 SFP / SFP+ Kanälen

Diese Lösung wurde durch die EDT PCIe3g KU-Serien Karten ersetzt. Bitte nach Verfügbarkeit und Kosten fragen.

Das EDT 3P ist ein Drei-Port-Mezzanine-Board, das auf eine PCIe Main-Board montiert wird, um drei unabhängige Kanäle bereitzustellen, die jeweils entweder SFP oder SFP+ unterstützen. Kanal 0 unterstützt bis zu 10 GbE (optisch), während Kanal 1 und 2 jeweils 1 GbE oder OC3/12/48 (STM1/4/16), elektrisch oder optisch, unterstützen. Das vom Benutzer konfigurierbare FPGA (Xilinx Virtex 6 XC6VLX240T, LX365T oder SX315T) kann auf drei unabhängige 512 MB Blöcke DDR2-DRAM zugreifen, die als Datenpuffer verwendet werden können. Zwei davon können kombiniert werden, um einen 1 GB Speicherblock zu erstellen. Jeder Kanal ist über eine spezialisierte LIU oder optional über einen Multi-Gigabit-Transceiver (MGT) im FPGA mit einem SERDES verbunden. Für Kanal 0 ist die LIU 10G; für die Kanäle 1 und 2 ist es SONET / SDH. Jeder Kanal hat seinen eigenen programmierbaren Referenztakt von 10 bis 210 MHz und einen Timecodevon 1 pps oder IRIG-B. Konfigurationsdateien unterstützen 1 GbE und 10 GbE Daten auf der PHY-Ebene (RAW, framed, und framed und descrambled), SONET / SDH (RAW, framed, und framed und descrambled, Header und Nutzlastdaten) und demultiplexen zu VC-4C-Nutzdaten. Benutzerdefinierte Konfigurationsdateien sind verfügbar. DMA ist auf der Hauptplatine liefert DMA, plus mehr Speicher und FPGA.

Produktdaten

3P Mezzanine mit Xilinx Virtex 6 für PCIe Mainboard mit 3 Kanälen 10Gb, 1GbE oder OC48 (STM16) und 3 unabhängigen DDR2 DRAM Blocks – Engineering Design Team, Inc.
EDT 3P Mezzanine-Board mit Xilinx Virtex 6: 3 Kanälen mit 10Gb, 1GbE oder OC48 (STM16) Unterstützung.