Die EDT PCIe8g3 S5-40G unterstützt PCI Express – PCIe, Gen3 – x8 und hat einen 40G SFP+ und unterstützt 1/10/40 GbE, OC3/12/48/192 (STM1/4/16/64) oder OTU1/2/2e/2f. Der Port ist mit dem SERDES-User-Interface für die Serialisierung, Deserialisierung und Taktrückgewinnung, sowie mit seinem eigenen 10−210 MHz programmierbarem Taktgeber verbunden. Das UI-FPGA ist ein Altera Arria V GZ (A3, A5, A7 oder A9) mit Zugriff auf zwei DDR3-DRAMs, 4 GB 64-Bit, die auch als Puffer dienen. Der PCIe-FPGA bietet bis zu 16 unabhängige DMA-Kanäle über EDT-FPGA-Konfigurationsdateien. Ein optionales Lemo unterstützt 1 pps oder IRIG-B Zeitcodes mit DB9 oder BNC. Konfigurationsdateien unterstützen 1 und 10 GbE auf PHY und OC3/12/48/192 und OTU1/2/2e/2f - raw, framed, framed and descramble.
Produktdaten